ddr2和ddr3的區(qū)別是什么

發(fā)布時(shí)間：2025-08-17 | 來(lái)源：互聯(lián)網(wǎng)轉(zhuǎn)載和整理

DDR3與DDR2的區(qū)別：

1、DDR2為1.8V，DDR3為1.5V

2、DDR3采用CSP和FBGA封裝，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格

3、邏輯Bank數(shù)量，DDR2有4Bank和8Bank，而DDR3的起始Bank8個(gè)

4、突發(fā)長(zhǎng)度，由于DDR3的預(yù)期為8bit，所以突發(fā)傳輸周期（BL，Burst Length）也固定位8，而對(duì)于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的

DDR3為此增加了一個(gè)4-bitBurst Chop（突發(fā)突變）模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫(xiě)入操作來(lái)合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過(guò)A112位地址線來(lái)控制這一突發(fā)模式

5、尋址時(shí)序（Timing），DDR2的AL為0~4，DDR3為0、CL-1和CL-2，另外DDR3還增加了一個(gè)時(shí)序參數(shù)——寫(xiě)入延遲（CWD）

6、bit pre-fetch：DDR2為4bit pre-fetch，DDR3為8bit pre-fetch

7、新增功能，ZQ是一個(gè)新增的引腳，在這個(gè)引腳上接有240歐姆的低公差參考電阻，新增***SRT（Self-Reflash Temperature）可編程化溫度控制存儲(chǔ)器時(shí)鐘頻率功能。

新增PASR（PartialArray Self-Refresh）局部Bank刷新的功能，可以說(shuō)針對(duì)整個(gè)存儲(chǔ)器Bank做更有效的數(shù)據(jù)讀寫(xiě)以達(dá)到省電功效

8、DDR3的參考電壓分成兩個(gè)，即為命令與地址信號(hào)服務(wù)的VREFCA和為數(shù)據(jù)總線服務(wù)的VREFDQ，這將有效低提高系統(tǒng)數(shù)據(jù)總線的信噪等級(jí)

9、點(diǎn)對(duì)點(diǎn)連接（point-to-point，p2p），這是為了提高系統(tǒng)性能而進(jìn)行的重要改動(dòng)。